本章节则是路线图中关于模拟和混合信号半导体
模拟电子学关注真实世界中各种形状的连续可变信号。模拟电子学领域涵盖多个维度，包括传感、模拟和数字/混合信号处理、数据转换、通信、计算和电源管理。本章分为三个部分：
1. 模拟和混合信号电路与处理
2. 电源的转换、管理和分配（包括高电压/大电流系统）
3. 射频（RF）频段到太赫兹（THz）频段的器件、电路和系统
每个技术领域都涉及多种不同的技术，用于解决众多应用。每个部分都提供了进一步阅读的参考文献。我们还建议读者参阅第6章，其中讨论了光学、光子学、MEM和传感器技术，这些技术与模拟/混合信号半导体问题紧密相关。
对于上述许多主题，集成是至关重要的。尽管模拟/混合信号技术通常利用更成熟的光刻节点，但通常希望在<55nm节点中制造集成电路，并使用超小型和耐受环境的封装技术。异质集成（HI）技术，包括芯粒和3D集成技术，在未来十年内将对混合信号产品产生重大影响。HI提供了将不同技术集成到小型尺寸的机会，但也引入了一整套芯片间互联的接口问题。由数字技术（见第四章）驱动的先进材料和器件，将使模拟和混合信号技术进一步发展。对于高频和高功率器件，需要进一步开发新材料解决方案，以满足模拟应用的特定需求。SiGe、InP、SiC和GaN器件现在正在IC中以更高层次进行集成。新材料和器件解决方案（例如AlN和碳基电子产品）需要作为未来集成材料（前提是当前的可制造性挑战可以解决）。
射频到毫米波和光学领域的大量模拟数据带来了新的挑战，包括设备、互连、功率、动态范围/线性度、噪声、封装、天线/接口、干扰和信号处理。优化单输入多输出 (SIMO) 和多输入多输出 (MIMO) 系统（例如汽车和工业雷达）的特定应用数据速率非常重要。设计人员应该考虑到，低级传感器融合将需要在不久的将来将 10-100 Gbps 的雷达、摄像头和激光雷达数据移动到高性能节点，并且这种高流量信号处理应与被动冷却技术和IC封装兼容。
对于智能传感，应用需求正在推动尺寸和重量的集成，利用传统和新兴的单片技术，以及主板、柔性和封装集成方法，如三重堆叠传感器示例（像素+DRAM+逻辑）和各种背端单片或近单片集成技术。新的传感器模式，包括量子传感，需要在系统级进行集成。系统协同设计/协同优化是必要的，以满足对高能耗数据传输与处理的要求。
对于封装和异质集成的挑战，在GHz频率及更高频率下，接口受到传统电阻、电容和电感，以及边缘效应、粗糙度和折射率的寄生效应的挑战。寄生效应对传输损耗和反射产生严重影响，影响传输效率和信噪比。此外，多技术的集成将是必需的，并且可能无法在单个芯片上实现，或者需要非常紧密耦合的无源器件。小型尺寸的大型阵列将对间距提出挑战，并可能需要新的3D解决方案，封装内天线技术和“元表面”技术的应用可能会变得重要。
因为模拟/混合信号集成电路通常在与物理世界的接口处工作，许多应用对极端条件有特殊要求。这可能包括温度（高温和低温操作的极端），电压/电流/功率和辐射暴露。除了对设备提出特殊要求外，这些应用还可能对封装、测试和EDA/模拟提出要求。
验证、生产测试（包括良好晶圆的测试）、计量、质量、安全性和故障分析在传感器/模拟/混合信号领域都给出了独特的挑战，并产生重大突破和技术发展，这在本路线图的其他章节中进行详细讨论。
尽管模拟/混合信号半导体系统与数字/计算技术共享许多基本特征，后者往往主导市场和研发支出，但前者也引入了一些独特的考虑，这通常需要对器件和电路设计、系统架构和制造采用特殊方法。AMS电路往往对器件不匹配、晶体管增益和线性性能以及寄生效应更为敏感。随着数字CMOS越来越复杂，新的拓扑结构给混合信号设计带来新的挑战。
作为最后的引言说明，所有应用最为重要的度量标准是开发的技术（器件、电路、架构）是否能够在制程、电压和温度等变化情况下以高产率，并且长期稳定地运行。AMS领域非常多样，涉及多个技术领域，理解AMS的趋势和挑战对EDA、安全性、计量学、封装以及教育/人才培养等问题十分重要。
模拟/混合信号电路和处理
2021年1月发布的SRC十年计划概述了模拟电子产品的新发展轨迹。路线图的这一部分将总结模拟信号处理的短期、中期和长期前景，因为它涉及驱动模拟硬件的新兴应用和趋势。模拟组件对于物机接口、传感、感知和推理系统至关重要，物理世界的信息是模拟的，全球传感器数量指数级的增长正在创建大量的模拟输入。如果对这些信号进行数字化处理，将产生下游数字处理器几乎不可能消耗的数据负载。模拟信号处理或“模拟边缘”处理有助于减少必须进行数字处理的信号数量。下面的小节涵盖以下内容：
模拟和混合信号计算必须扩展以适应“模拟边缘”处理的需求。
数据转换器需要适应更大的带宽、更高的吞吐量和更精细的分辨率。
物理连线和芯片间接口；安全性；传感器融合；时钟系统；以及功耗缓解技术。
技术扩展和应用驱动因素
在需要模拟/混合信号领域创新的众多应用驱动因素中，主要驱动因素包括：跨通信网络的低成本化、能耗智能优化；高吞吐量、低延迟、高带宽的6G无线通信传感；高性能数据中心。
许多新兴应用的性能和能效需求需要向 2.5D/3D 架构发展，这带来了成本、设计方法和热管理方面的挑战。技术拓展正在向5nm以下节点发展，其中包含环栅晶体管、纳米片和基于叉片的器件。先进封装在将大型系统缩小到纳米级也发挥着重要作用。
模拟和混合信号计算
混合信号计算
模拟/混合信号处理中出现的共同主题是，设计必须好好利用模拟处理出现的机会，并大胆地突破模拟和数字之间的传统界限，使得能效和性能保证的同时，在模拟信号领域实现更多预处理。
未来十年的模拟电路将不断发展，实现数千种专用于模拟任务的设备。前几年的模拟设计依赖于一些器件的详细性能，包括放大器的输入或PLL电路的典型元件。这些可以绘制为原理图，通过单个设备的行为级检查来理解和改进。与高性能计算非常相似，边缘计算将是异构的，并将越来越多地采用混合信号/模拟域中的处理。
在接下来的十年中，目前的模拟设计技术可以通过多个小型器件的串并联连接来发展，实际上是使用小型器件阵列来近似模拟设计人员所熟悉的更大且更匹配的器件。
半导体制造提供商在表征MOM电容器方面付出了很大的努力。模拟信号处理通常寻求利用大容量“数字”过程（包括互连层）中的寄生伪影和辅助器件特性。新一代工艺技术提出了新的挑战（和机遇），要求表征这些“参数”的可变性/可重复性。
新兴的模拟信号处理
近年来，由于高能效属性，人工智能/机器学习的模拟内存计算已出现在边缘计算的物联网系统中。由于计算和传感操作向纳米尺度扩展，新兴的生物传感和计算组件需要模拟处理。大规模MIMO阵列处理采用了跨模拟和数字领域处理的混合方法，充分发挥了两者的优势，从而达到最佳能效。完全同态加密和隐式逻辑为模拟计算提供了巨大的机会，输入端无需DAC，输出端无需ADC，即可实现隐式方程解（例如P/Q模数）。
近零功耗（纳米功耗）处理
纳米功率涉及支持纳瓦级静态/睡眠模式操作的应用，但在唤醒状态下仍可能消耗多数量级的功率。当今和该领域即将出现的关键应用包括物联网 (IoT) 和解决个人医疗数据收集问题的可穿戴应用。在医疗领域，数据收集以心脏病学为中心，预期未来包括血液、汗液和/或唾液的监测生理化学。这些极低功耗的应用对低功耗处理和系统电源管理提出新的要求（如下一节所述）。
数据转换器
正如SRC半导体十年计划所述，数据转换器 [即模数转换器 (ADC) 和数模转换器 (DAC)] 将在各种应用中发挥越来越重要的作用，例如用于边缘计算的智能传感、5G/6G 无线/有线通信以及电机控制和雷达应用。为了满足这些应用的系统要求，未来几年将需要具有极其广泛性能的数据转换器（图 5.1）。
满足这些性能水平需要在工艺技术、应用程序、系统级架构、数据转换器架构本身进行创新。工艺技术的进步通常会有所帮助，因为在大多数情况下，晶体管随着几何尺寸的缩小而变得更快，一些更针对模拟/混合信号应用的特定工艺（例如全耗尽型绝缘体硅(FDSOI) 和硅锗 (SiGe) BiCMOS）有显著的优势，包括改进的隔离度、严格控制的阈值电压以及高速双极晶体管。然而，对于针对高性能数字应用的CMOS技术（例如5nm CMOS），电源电压不断缩小，布局相关效应 (LDE) 变得更加普遍，实际上使得数据转换器的设计变得更加困难，这推动了系统和数据转换器架构层面的创新需求。
如图5.1所示，极其广泛的新兴应用，需要新的且显著改进的数据转换器性能。例如之前提出的用于在模拟域中进行更多信号处理的AMS计算技术，以及用于边缘处理的数据转换器架构，可实现高效和低延迟的传感到模拟到信息的功能，如SRC十年计划第一章所述。新兴应用的另一个例子是，在使用数百伏电压的电动汽车电池管理应用中精确感测低频/直流电流信号，此类应用需要专门的模拟前端处理技术和架构。
在中频范围（例如100KSPS至500MSPS），从高保真数字音频到 MRI和超声波等医疗应用，再到电机控制和安全（例如安全气囊控制）等汽车应用，也将需要性能的显著提高（例如成本、功耗、准确性、鲁棒性等），因为相关应用的容量和系统性能需求正在增加。由于许多此类应用除了抗干扰性和可靠性之外还需要高精度、低失真性能，因此以低成本和低功耗满足这些要求的数据转换器架构将变得越来越重要。对于汽车无线电接收器中从接收信号产生高保真音频的 ADC，无杂散动态范围 (SFDR) 是关键指标；诸如此类的要求 在医疗和安全应用领域变得更加重要，该应用领域新的数据转换器架构包括：人工智能、机器学习辅助、基于时间的混合SAR/流水线ADC等。
从 5G/6G 通信和高速串行链路到FMCW/PMCW汽车雷达和激光雷达也有极其广泛的新兴应用，它们都需要一种超高速/高带宽、高性能数据转换器。例如，对于6G小型蜂窝和客户端设备 (CPE) ，需要具有约10-b、10Gs/s 性能的ADC和DAC。鉴于该应用需要大量的信号处理，数据转换器必须在与信号处理相同的SOC上实现，这就提出了“分区”的关键问题。在许多情况下，不断改进的异构封装能力使得关键IP能够以该IP的最佳工艺技术进行开发，然后与其他最佳工艺的系统组件一起封装，以实现最佳的整体解决方案。但是，如上述6G小型蜂窝/CPE而言，在某些情况下必须采用数字处理技术来开发关键数据转换器，而这种技术对于混合信号电路性能来说绝对不是最佳的。
用于汽车雷达的数字调制雷达(DMR)（例如 PMCW）代表了另一个示例，其中必要的数字信号处理要求将数据转换器集成在同一芯片上。一方面，具有超高速和分辨率的ADC和DAC对优化工艺技术（例如 FDSOI或SiGe BiCMOS）很重要；另一方面，主要用于数字处理的工艺技术（例如5nm CMOS）也需要超高速和分辨率的ADC和DAC。当最佳工艺技术可用时，相当著名的架构，例如连续- 时间 Σ-Δ 或流水线 ADC，可以进行优化以满足应用需求；但随着应用需求的增加，特别是当必须使用非最佳工艺技术时，必须开发新的创新架构。
适用于超高速应用的新兴架构示例包括 Analog Devices 发布的连续时间流水线 ADC；基于环形放大器的架构（例如，流水线 ADC）已由俄勒冈州立大学和 IMEC 的研究人员发布；以及基于时间的 ADC 架构，例如加州大学圣地亚哥分校和德克萨斯 A&M 大学的研究人员发布的架构。时间交织技术正在不断发展，必须指出的是，在高速、高性能应用领域，对高性能时钟的需求同样至关重要。例如，上述用于 6G 小型蜂窝/CPE 使用案例的10-b、10Gs/s ADC将需要ADC采样电路的时钟有约 40fs rms 抖动，这不是一个简单的要求，并推动数据转换器和时钟 IP 开发人员之间的密切合作。
正如本章简介中提到的，“适合用途”是数据转换器的最终性能指标。举个例子，在 FMCW 雷达收发器中，最关键的规格之一是 SFDR，因为经过处理后，从目标接收到的信号在 ADC 输出中显示为杂散。ADC 本身生成的杂散必须明显低于任何目标的杂散，这一点至关重要。，一旦数据转换器被验证可以在预期应用中工作，则可以使用其他品质因数 (FOM)（例如 Walden 或 Schreier FOM）来比较性能。
用于无线通信（蜂窝）应用的数据转换器
蜂窝数据转换器可以大致分为基站和用户设备（UE）。在这两种情况下，都希望用一个 ADC 或 DAC 覆盖整个频段，这应该是未来研究的重点。对于 ADC，这通常意味着几百MHz 的带宽，对于 DAC 来说大约是该带宽的 4 到 5 倍。由于通常采用 PA 预失真和/或包络跟，DAC 必须具有比通道更大的 BW。
动态范围为中等要求，大约70-75dB/100MHz载波。低功耗和低成本（=小面积）对于所有UE情况至关重要，对于基站数据转换器也很重要。对于ADC转换器，趋势正在转向RF采样，这意味着RF信号由ADC直接采样。
随着无线电节点越来越小，数字逻辑的成本、面积、功率和速度与模拟同类产品相比有所提高。未来的研究可以研究如何利用数字的这种力量来改进数据转换器（通常称为带数字辅助的模拟）。示例包括 DAC 内部的图像消除，这将避免在 DAC 之后进行昂贵的外部滤波，以及 ADC 的数字校准，以使其更好地容忍组件不匹配（例如 SAR 电容器阵列中的不匹配）。
一般来说，蜂窝 ADC 的关键指标不是 SNDR，而是 ADC 在存在带外干扰信号的情况下处理带内载波的能力。同样，DAC 的目标通常是生成良好的带内信号，同时产生最少量的带外（即 RX 频带）噪声。
数据转换器摘要和要点
未来几年将需要具有极其广泛性能的数据转换器来满足新兴应用的广泛系统要求。采用 5nm 以下以数字为中心的 CMOS 技术设计的数据转换器将面临更普遍的布局相关效应 (LDE)，使高性能数据转换器设计更具挑战性，这将需要系统和数据转换器进一步“数字化”和创新架构。6G 和其他高级处理系统将需要高分辨率（>10 位）和至少 10GS/s 的性能。鉴于需要大量的信号处理，数据转换器将需要以相同的数字技术来实现，甚至可能集成一些数字前端信号处理任务。预计 FoM 将根据应用要求进行调整 。
有线 PHY 接口和数据连接
推动应用：网络、存储、汽车、高性能计算和加速器
关键性能指标：数据速率 [Gb/s]、范围（插入损耗）[dB]、功率/能源效[mW/Gb/s]/[pJ/bit]、误码率 (BER)、调制类型/阶数 。
网络和加速器应用的总带宽需求不断增加，导致所需的每通道数据速率急剧上升，多个有线标准已宣布每通道数据速率超过 50Gbps，目前最高为 224Gb/s。遵循这些趋势，每通道数据速率似乎每三到四年就会翻一番，为了满足甚至改进这些数据速率预测，需要创新的解决方案来应对 I/O 面积和能源效率、电路复杂性、可靠性、低抖动时钟生成和分配等方面的挑战。虽然高数据速率会导致上述问题的出现，但每个问题的解决方案都会受到指定数据速率下的通道损耗的强烈影响。因此，对架构和电路选择的讨论通常是围绕通道范围（当前通道损耗的替代）进行的。
长期趋势之一是利用光学数据传输，并最终实现交换和处理，在第 6 章中对此进行了更多讨论。
长距离
长距离应用的特点是非常高的通道损耗和笨重的通道配置文件。这些功能排除了简单的线性均衡器，而支持高阶均衡，有时甚至是非线性均衡，当前的实现已集中在复杂的数字均衡器上，需要超高速 ADC。这种选择需要在混合信号前端和数字均衡方法方面进行创新，以保持面积和能源效率。需要高度交错数据转换器满足采样率（100GS/s，使用 PAM4 满足 200Gb/s/通道），同时也推动了时钟生成和分配模块的精度要求。
展望未来，一条有希望的道路是在光链路方面取得必要的进步，以便在目前归类为长距离的应用中使用此类链路。共同封装的光学器件，以光子学中持续的外形尺寸和成本降低为动力，将使光子链路能够用于长距离应用。接口电路中的最小混合信号设计技术将确保能源效率，即使数据速率大幅扩展也是如此。从长远来看，混合信号设计技术可以解决集成问题，例如共同封装光学器件中接收器灵敏度下降或由于工艺、电压和温度（PVT）变化导致的调制器非理想性。PDK 或建模方法能够实现这种紧密的协同设计，并促进信号完整性和性能评估。
中/短距离
成本和外形尺寸限制可能不支持中等损耗通道配置的光学解决方案。在这样的情况下，远离数字实现对收发器架构进行重新评估将为每通道数据速率扩展扫清道路，创新的混合信号均衡器和低复杂度数字均衡器可能在保持高能源效率方面发挥重要作用。在混合信号域中实现的新方法以相关信道编码（或1+αD）、最大似然序列为中心 估计 (MLSE) 和基于深度神经网络 (DNN)的均衡器将在高数据速率应用中提供 ADC/DSP 收发器的替代方案。将更传统的 DSP 技术折叠到混合信号接收器中将确保提高能效，即使数据速率扩展。
芯片间互连
扩展更长距离变体的数据速率所带来的创新，将对此类有线链路有所启发， 这里的数据速率和可靠性限制与封装、外围元件和电路扩展以适应 I/O 密度限制的进步程度有关。需要新的创新以显著减小 ESD 尺寸，或开发一种封装方法允许在较少保护的情况下组装和部署组件；还需要将接口重新设计为不需要端接的更简单的 RC 互连。
计时系统
时钟系统的未来
有线和无线消费市场需要不断增加的带宽，预计达到每秒数千兆位和低延迟，以支持移动系统以超过 100 公里/小时的速度移动的实时控制和高清视频。支持无线回程的有线点对点链路现已接近 200Gbps。，这些有线系统面临着在有损信道中保持信号质量以及实施快速、准确的时钟数据恢复 (CDR) 方案以防止通信链路中 BER 下降的挑战。事实上，无线和有线都对时钟电路提出了类似的挑战——低抖动、低偏斜、强大的 CDR、有限的相位噪声以及支持四相及以上的多相时钟。具有低抖动的高频 PLL/DLL 是无线和有线应用（包括时钟生成、高性能应用和低功耗应用）对高速时钟的硬性要求。
功率缓解技术
与数字系统非常相似（参见第 4 章），混合信号系统越来越受到功耗/功率密度/热管理考虑因素的限制。因此，技术进步和创新通常是由降低设备、电路和系统级别功耗的需求驱动的。模拟技术与第 4 章中强调的数字电路技术有相似之处和不同之处，包括功率门控、时钟门控、算法技术和近零功耗处理，这些技术将产生动态功率负载，对功率管理和传输系统提出新的挑战（参见第 5.3 节）。
传感器融合
第 6 章介绍了传感器和传感器技术，但是真正关键的是传感器数量（传感器阵列）和传感器类型（传感器融合）的有效组合，以提供更丰富、更稳健、更安全的环境。从结合雷达、光学和可能的激光雷达成像模式的汽车系统，到有助于抑制背景噪声的音频波束形成系统，传感器融合是先进系统的一项关键技术，并且在设计、集成和测试/验证方面带来新的挑战。
安全、信任、可靠
第3章介绍安全性，值得注意的是，传感器和模拟前端带来了一些特殊的挑战，如“攻击面”，但也可能提供一些帮助系统检测和防御入侵的技术——这是现代“零信任”系统模型的关键因素。
混合信号的 3 维异构集成
在上一篇介绍先进封装的文章中包括了三维异构集成 (3DHI)，这是一种跨领域技术，可显著提高无线通信、电源管理和电子战应用中使用的模拟微系统的性能、尺寸、重量、功耗和成本 (SWaP-C)。模拟 3DHI 微系统可应对重大挑战，从而实现：
1.>100GHz 无线通信 3DHI 微系统
细粒度电源管理，显著提高计算、通信、汽车、医疗、工业和医疗系统的能源效率
模拟 3DHI 微系统采用 z 维度紧密集成大量单独制造的组件，包括：
用于功率晶体管和功率放大器的宽带隙（化合物）半导体，包括氮化镓 (GaN)、碳化硅 (SiC) 和新兴氧化镓 (Ga2O3)
用于栅极驱动器和射频波束形成器集成电路的SOI
无源元件，包括电阻、电感、电容和天线
模拟 3DHI 微系统通过优化电力传输和热管理约束来完善数字 3DHI 微系统。模拟和数字 3DHI 微系统具有不同的技术要求、解决方案和生态系统，模拟 3DHI 微系统需要低 I/O 密度、高电流密度、化合物半导体和 SOI（使用成熟的工艺节点和超小的封装尺寸的无源器件制成）的紧密集成。然而，数字 3DHI 微系统需要高 I/O 密度、低电流密度、逻辑和存储半导体（使用先进 CMOS 工艺节点在大尺寸中制造）的紧密集成。
混合信号设计方法、EDA 工具和 IP 方法
模拟设计工具
▪️动机
为了实现将模拟计算元件高效集成到第9章中介绍的三维SiP系统中，我们需要新的AMS设计技术和工具支持。正如第9章所指出的，模拟设计的生产工具明显落后于数字设计工具，但新兴的机器学习/人工智能技术可能具有潜力。目前的限制影响了可以被设计的模拟电路的复杂性。
模拟电路设计面临着必须克服的独特挑战：
1.仿真复杂性。候选模拟电路设计通过耗时的电路仿真来进行评估。由于仿真通常是许多参数算法（包括优化、布局和验证）的“内循环”，因此这些工具在处理复杂电路时的效率不高，并且无法高效地遍历大型参数和输入搜索空间。
2.模型准确性。模拟电路设计人员依赖高度准确且计算密集的器件模型来设计模拟电路。保持这些模型的准确性对于开发超高频率和深纳米尺度模拟电路至关重要，因为这些电路对失配和布局效应非常敏感。这些挑战使电路设计复杂化，并且在仿真中留下了很少的错误余地。为了实现鲁棒/安全的运行，我们需要改进的仿真/分析工具来满足未来模拟混合信号电路需求。传统的PVT（过程、电压、温度）仿真技术对于模拟/混合信号设计来说并不准确/充分，我们需要更具鲁棒性的统计仿真技术。
3.大多数计算是数字的。模拟电路预计将在更广泛的数字计算环境中运行——应用程序、算法和许多硬件元素都是数字化的。共同推理模拟电路和数字系统是具有挑战性的，因为它们使用截然不同的行为模型（数字逻辑与物理模型），并且需要根本不同的分析方法进行研究。行为方面的这种语义差距也是数字EDA工具不能轻松用于促进模拟和混合信号设计的原因。
这些限制限制了今天可以设计的模拟电路的复杂性，以及这些电路能够与数字系统、应用程序和算法进行共同优化的程度。因此，我们必须投资下一代AMS设计生产工具，以加快模拟设计生产力，并实现跨越模拟-数字分界线的无缝代码设计。
未来关键技术
▪️高效仿真
轻量级仿真设计算法：我们需要新的设计自动化算法，这些算法战略性地使用计算效率高的评估程序（例如替代模型），代替详细的电路仿真，快速评估候选电路设计并减少进行的仿真次数。此外，将下一代EDA程序训练到以前开发的电路设计上，可以使设计者的直觉纳入搜索过程。
计算效率模型：今天，从业者使用计算效率高但精度较低的电路模型来进行大规模的系统级仿真。这些简化模型捕获了晶体管级电路中的行为的一部分，因此只在特定条件下产生正确的结果。因此，开发分析方法来弥合详细的、物理准确的模型与高性能简化模型之间的差距对于实现高度敏感电路的高效设计至关重要。
数字孪生用于验证和设计自动化：数字EDA工具在验证数字设计和自动化数字电路设计任务方面非常有效。将模拟电路设计和验证问题映射到数字领域（例如通过数字孪生）将促进EDA工具的发展，利用数字EDA的进步。其次，模拟电路的数字嵌入可以无缝集成到数字系统设计中，实现有效的整体系统验证和共同优化。
新的设计度量标准用于需求引导：目前的电路优势指标和高级功能描述侧重于规范模拟电路（例如ADC），满足电路级要求（例如增益和带宽要求）并优化标准优势指标。这些指标不适合于设计下一代与系统软件和硬件紧密协同设计的新型计算模拟元件。因此，需要新的、高度灵活的功能描述和特定应用的度量标准和优势指标，以实现算法、电路和数字系统的紧密共同优化。这些能力将有助于发现为目标应用领域提供实质性性能优势的新型模拟计算元件。
包括机器学习方法在内的新技术为解决这些挑战提供了前景。
电源管理、电力分配和功率电子
电源的管理和分配是一个关键的模拟半导体问题——从宏观层面的现代电网，到微观层面，三维堆叠和异质集成等新技使得给整个微系统中不同（且动态）的负载提供电力带来了新的挑战。此外，用于电力系统的新兴储能技术也带来了新的挑战（和创新机遇）。
宽带隙半导体技术的发展使高压和超高压固态系统的实现成为可能。材料、器件、电路、架构和系统的新发展对各种新兴应用至关重要。物联网的新应用推动了毫微功耗电路架构和组件的创新。
高电压/大电流应用和关键性能参数
宽带隙功率器件
在过去10年中，宽带隙器件已成为许多高电压/大电流应用中硅的替代技术。目前具有商业价值的主要材料有硅（Si）、碳化硅（SiC）和氮化镓（GaN），以及它们与铝（Al）、铟（In）、钪（Sc）的合金。目前，碳化硅（SiC）和硅一样，都是在自己的衬底上作为垂直/准垂直器件实现的，而氮化镓通常是在硅或蓝宝石衬底上作为横向器件实现的。大型制造商提供的商用碳化硅器件的电压范围在650V至3.3kV之间，而商用氮化镓器件的电压主要在650V及以下。在某些器件架构下，增强型和耗尽型氮化镓器件可集成在同一芯片上，从而可以实现相对较高的集成度，这对于提高功率转换器的工作频率是必不可少的。此外，氮化镓可在硅晶圆上生长，其器件制造可利用传统硅CMOS制造厂中的大多数工具，从而大大降低了采用门槛。然而，所有这些工作都集中在横向氮化镓晶体管上。要使氮化镓在高电压/大电流应用中发挥作用，垂直器件将是非常理想的选择。虽然有几家公司试图将垂直GaN商业化，但该技术仍存在许多问题。表5.2总结了超大功率和微功率的应用和驱动指标。
宽带隙器件以其独特的性能补充了fine-line CMOS、BCDMOS和SOI产品：
能在高频率下工作，降低器件和系统的体积与重量，从而提高功率密度。
能以高效率运行，从而减少静态损耗和动态损耗。
具有耐高温能力。
可靠。
由于所有工艺都与硅和低成本硅衬底完全兼容，横向氮化镓的成本一直在下降，与硅相比具有成本竞争力。碳化硅在器件层面的成本较高，但在某些应用的系统层面，其成本与硅持平（例如光伏逆变器）。
发展道路上的主要挑战是：
1 . 器件封装和模块的热感应和寄生电感问题或感性负载问题。
2 . 宽带隙器件的栅极驱动器，这与电路结构、电磁干扰、过压振铃和导通速率有关。在宽带隙技术中实施栅极驱动器比Si技术更具挑战性。
3 . 对氮化镓/MOS结构的需求，目前尚不存在。
4 . 需要不断改进器件的可靠性和坚固性，包括短路和雪崩性能。
5 . 开发全集成的氮化镓功率电子电路的新趋势。目前的氮化镓功率电路是与硅技术的混合体，只有少数单片式氮化镓电路。展望未来，需要通过单片或异构集成来应对片上系统（栅极驱动和实时诊断）的挑战。
6 . 用于实施垂直器件技术的氮化镓材料技术，包括：
开发低成本、低缺陷、大面积的衬底；
继续开发离子注入和退火技术，特别是P型掺杂；
更好的器件边缘端接；
硅基氮化镓被扩大到8英寸或更大的晶圆，这将影响制造过程中的击穿电压和晶圆处理（破损）。
7 . 尽管SiC材料技术相对成熟，但由于基底面位错等衬底缺陷，使用SiC材料技术的可用器件面积有限。进一步减少MOS器件的SiC栅极氧化物界面中的势阱仍然是一项挑战，晶片的平整度也是如此。
8 . 碳化硅和氮化镓超结器件架构可显著提高电源开关和二极管的性能，使其超越单极极限。这些技术刚刚起步，还有很大的优化空间。
9 . CMOS GaN 晶体管技术的发展将大大改变宽带隙材料的功率电路设计。然而，p沟道GaN晶体管的性能仍有待提高。
电源管理和分配
对于许多现代半导体系统来说，功率和热量往往是限制集成度的最终因素。最大限度地减少电阻损耗意味着以最高的实际电压分配功率（降低电流），从而增加了DC-DC转换要求。现代数据中心寻求从'48V到核心'的高效转换，未来的系统可能会寻求如何提高输入电压。此外，尽量降低系统功耗的努力意味着负载可能会变得更加动态，因为系统的各个部分在不使用时都会断电。除了这些挑战之外，人们还希望以最佳电压、最高效率、最小尺寸和成本为负载供电。
近零功耗（毫微功耗，nano-power）处理
如上一节所述，毫微功耗出现在支持静音和/或睡眠模式操作的应用，其功耗可达到毫微瓦级别，但在唤醒状态下功耗仍可能高出几个数量级，这就带来了一个极其动态的负载。大多数应用使用锂离子电池而不是能量收集，但是能量收集可能将成为未来的一大重点发展方向。这些应用通常有较大的动态功率范围，并且因为电池寿命有限的原因，还要在此动态范围内保持较高的电源效率。在纳米机器人等应用中，总体积和重量也非常重要。
未来的主要挑战是：
1 . 在宽动态范围内保持高效率（例如，在10mW时效率大于90%，在1nW时保持大于90%的效率，动态范围为10,000,000倍）。
2 . 负载阶跃较大，如从纳安到毫安，需要良好的控制器做出快速、稳健的响应。
3 . 开关尺寸控制与集成电路器件设计（漏电流与导通电流）的器件工程协作，这在纳米尺度上要差得多。
4 . 优化尺寸/重量/外形尺寸和成本。
5 . 无电感器功率转换（例如，使用开关电容器和压电元件），特别是针对低成本和超小型器件。
6 . 未来的电源类型可能包括生物燃料电池和5G/6G/Wi-Fi基站发射的射频信号。
功率电路架构
广泛的功率电子应用（见表5.2）促使未来的电路架构面临诸多挑战。功率电路架构是一项成熟的技术，但由于宽带隙器件（用于大电流和高电压应用）的兴起，以及利用毫微功率的可穿戴电子设备应用的增加（这两种趋势将在本节中讨论），它最近受到了极大的关注。
就宽带隙器件而言，电路架构需要适应宽带隙独特的器件物理特性，因而产生不同的电路模式。目前人们正在开发大功率电路，以独立开关器件，并为极高功率应用中的多个器件提供电流和电压共享。大功率电路还解决了数据中心的电源问题。一般来说，电源电路正在向更高频率发展，以便缩小无源元件的尺寸。反过来说，这些应用中的无源元件也正面临着尺寸缩小和工作温度较高的挑战。
在毫微功率应用中（定义为超低功耗——可能设计为利用回收或采集的功率运行，例如植入式医疗设备），电路架构需要继续减少电感器用量，并解决纳米功率电路所要求的大动态功率范围（同时要具有高电源效率）问题。这意味着这些电路需要更创新性地使用开关电容器和混合开关电容器。
发展道路上的主要挑战是：
1 . 栅极驱动器需要隔离电源转换或跨浮动域供电。对于在极高电压下浮动的宽带隙晶体管来说，尤其如此。为栅极驱动器供电是一个具有挑战性的问题，目前的解决方案体积大、成本高、效率低。光触发器件或光供电栅极驱动器是一种可行的方法。
2 . 单片氮化镓的功率电路架构。与使用硅CMOS设计的架构相比，这些架构将具有不同的设计参数。在许多情况下，目前的设计反映的是20世纪70年代开发的架构，这也为新视角的出现提供了机会。
3 . 用纳米CMOS连接高压电路（例如，硅FinFET不支持锂离子电池电压）。
4 . 确定是否有不同的电路拓扑结构更适合使用堆叠式晶体管。
5 . 确定电路瞬态响应与调节之间的权衡。
6 . 使用飞跨电容器实现正常直流电压的复杂性（因为电压平衡）。
7 . 确定电压转换比和效率之间的权衡。
8 . 不同功率级别的互联。
9 . 垂直功率传输
10 . 更好的宽带隙器件模型
11 . 将数据中心的电压降至12V以下，目前数据中心的电压在48V和12V之间转换。
12 . 探索可行的不同类型储能元件，如混合开关电容器架构或压电电荷存储......混合谐振(hybrid resonant)（因为目前几乎所有的毫微功耗电路都使用锂电池）。
无源器件/储能元件
无论是在高电压和大电流条件下，还是在毫微功耗条件下，实现替代电感或电容的无源电路元件在决定电源管理电路的尺寸和效率方面都发挥着越来越重要的作用。在高电压和大电流条件下，分立元件的物理尺寸往往决定了电源的尺寸。通过提高功率转换电路的工作频率，可以显著缩小体积。然而，这也增加了对开关器件和电源电路结构的要求。在开关电源中，电容和电感元件都被用作临时储能元件。人们普遍认为（但是往往忽视）电场（电容器）比磁场更容易储存能量。因此，基于电容的开关架构已成为一种趋势。用随时集成的压电元件取代电感器是一个有意思的选择。未来的一个潜在发展方向是将放射性同位素电池用于长寿命的小型应用。
未来的主要挑战是：
1 . 提高储能元件的库伦效率。
2 . 继续开发超级电容器。
3 . 压电元件的新材料。
4 . 能够提供接近1mW/cm3连续功率的放射性同位素电池，以实现商业化。
先进电源封装
先进封装是一个横向课题，影响到此路线图的许多领域。在电源管理领域，封装会影响到氮化镓功率器件与硅控制电路的异质集成，也会影响将控制功能与热管理相结合，有低寄生电感的全封装电源模块的开发。外形尺寸通常是设计中的一部分挑战，因为功率晶体管、无源器件和热管理解决方案往往支配着重要电路的物理尺寸。
未来的主要挑战是：
1 . 氮化镓和硅的集成。
2 . 高压和超高压环境下的隔离。
3 . 传导大电流和超大电流。
4 . 热管理，包括热传导和热隔离。
射频至太赫兹器件、电路和系统
在制定开发无线系统基础技术（集成电路技术、中介物、封装等）的十年计划时，我们必须先预测未来十年可能会开发的系统类型。所部署的系统类型不仅取决于技术因素，还取决于无线通信和成像市场的增长、部署成本、频谱使用政策以及部分或完全波束阻塞所造成的传播损耗水平。本路线图将根据可能的趋势，以及物理原理的影响进行预测。
应用、频段和无线设备
推动无线创新的应用包括通信和成像模式——移动和固定无线通信、汽车以及其它用雷达、激光雷达等的成像应用。宽带无线系统通过无线中枢与无线终端用户设备进行通信。中枢可以通过光纤或无线网桥与主网络连接。当中枢间距较近时，回传链路的距离较短，数据容量也可能较低，这就是所谓的无线前传链路。这种链路需要前传和回传收发器。
从根本上说，快速传输大量数据的需求需要更宽的信道和新技术来提高有效的数据/s/Hz。下一代蜂窝信道可能希望达到500MHz-1GHz，而其他无线数据应用则需要更宽的信道，同时也需要研究新的波形和多路复用方法。对更宽信道的追求将用户推向了更高的频段，其中范围会是一项重大挑战。天线阵列系统有助于解决其中的一些挑战，但用户最终将采用频谱共享和有条件接入技术，以更全面地利用更易于使用的低频段。
目前或未来无线通信系统使用的频段30包括6 GHz以下、28 GHz和39 GHz。其他已经分配给无线通信和/或雷达或感兴趣的频段包括：~57-64 GHz、71-86 GHz、~90-95 GHz、~135-175 GHz和210-310 GHz。系统可能需要利用多个频段的零散频率分配。
选择频段的原则
频谱分配既是技术问题，也是地缘政治问题。在无线通信领域，政府可能会在较高频率上分配更多频谱，因为那里有更多可用频谱。分配的频谱越宽，在给定功率下可行的数据传输速率就越高。更复杂的调制能够在给定带宽内更快地传输数据，但为实现这一目标而辐射的功率会呈指数级增长。
高频系统的缺点包括：发射器和接收器集成电路的成本较高，性能较差；最坏情况下大气衰减增加（图5.2），从而减小了传输距离；发射器和接收器之间的物体（树叶和树木等）阻挡波束的可能性增大。
理论上，更高的载波频率可使多输入多输出(MIMO)系统的体积更小。但是，为了保持通信距离，需要更大的阵列来保持足够的孔径或天线增益。MIMO系统使用许多天线辐射多个独立的信号波束，每个信号波束携带单独的数据。无线电频谱被多次重复使用，这样在给定的分配带宽内能够支持更大的容量。
在MIMO中枢中，阵列宽度往往随频率的倒数的变化而变化。在MIMO回传和终端链路中，MIMO阵列长度的变化趋势与频率的平方根倒数相当。总的趋势是，频率越高，大容量MIMO系统就越紧凑，也就越实用。
在汽车雷达中，在给定雷达天线阵列面积的情况下，较短的波长可提供更好的角度分辨率。提高角度分辨率可以更好地分辨重要的相邻物体，例如，停在桥下的摩托车手，或站在路边的一些行人，而其它人可能站在路上。因此，如果集成电路和封装工作良好且成本较低，那么较高的载波频率是可取的。虽然提高载波频率会增加最坏情况下的大气衰减，但汽车雷达的工作距离并不需要很远。例如，当汽车以67英里/小时的速度行驶时，300米范围的雷达可在10秒钟内发出危险警报。在如此短的范围内，即使是大雨造成的衰减也能被考虑在内。此外，雷达的探测距离在大雨中也可以减小，因为如果汽车在大雨中以67英里/小时的速度行驶，即使雷达能让驾驶员看到前方，也无法对汽车进行安全控制。
一般来说，由于大气衰减较大，高频系统通常具有较短的传播距离。在炎热潮湿的天气中，水蒸气衰减在300 GHz以上会变得非常严重。在300 GHz以上运行的系统必须具有极短的传播距离，避开世界上天气炎热潮湿的地方，或在高海拔高度运行，避开空气和湿气。
高频无线信号更容易被屏蔽。在距离接收器R的距离上，面积约为ΔR的物体（第一菲涅尔区面积）会阻挡大部分功率。这种阻挡可能发生在不连续的物体上，也可能是许多小物体共同作用的结果，例如树叶造成的光束阻挡。
无线电传感的载波频率的选择
无线电传感/成像可利用的频率范围很广。可用带宽与应用要求是主要关注点。例如，消费类设备可以使用未授权频段，如ISM、UWB和汽车雷达频段。尽管人们使用对带宽依赖性较小的微多普勒信号作为主要检测机制，距离检测现在也仍是传感系统的一部分。
因此，人们通常需要2.4 GHz或更高的载波频率。对于集成通信和传感（又名ICAS）而言，载波频率自然与用于无线通信的频率相同，如Wi-Fi、5G FR1/2/、UWB等。展望未来，E波段和D波段大有可为。更宽的带宽和更小的天线尺寸将提升传播范围和角度分辨率。由于自由空间路径损耗（FSPL）较大，因此需要更高的天线增益来产生足够的EIRP（有效各向同性辐射功率）。需要注意的是，虽然较低频率范围的性能可能较差，而且线性天线阵列可能是手持设备唯一可行的配置（角度分辨率和空间信息都受到限制，只有二维点云），但仍有一些有用的应用，如存在检测。
以汽车雷达为例，大多数国家已经分配了24、77和79 GHz频段。虽然汽车雷达不需要支持超长距离，但其视距传播损耗是通信损耗的两倍（即40 dB/dec和20 dB/dec）。例如，300米外的小雷达截面（RCS）会使探测变得非常困难。因此，大气衰减的增加仍然是一个很大的不利因素。需要更多的天线元件来保持足够的孔径。其不利影响是波束宽度变小，影响角雷达性能。更高频率的系统确实能提供更好的角度分辨率，但集成电路和封装的性能较差（和/或更昂贵）。目前，77和79 GHz频段的汽车雷达已广泛销售，而140 GHz汽车雷达在低成本生产CMOS和大批量 SiGe BiCMOS 技术中也很容易实现。200 GHz左右似乎是当今低成本大众市场集成电路技术的上限。
考虑到进一步提高角度分辨率的潜力，200 GHz以上（可能高达300 GHz）的汽车雷达系统可能具有商业价值。这就需要可实现更高功率增益截止频率的半导体技术，能够比当前大批量CMOS和SiGe BiCMOS技术 ~300 GHz提升到500-600 GHz。功率增益截止频率为700 GHz（SiGe HBT）、1100 GHz（InP HBT）和 1500 GHz（InP HEMT）的技术已在小批量实验室和/或中试线工艺中得到验证。要量产200 GHz以上的汽车雷达系统，就必须将其中一种材料用于大批量、高产出、低成本的生产。异质集成技术或是一个有用的解决方案，因为它可以只使用先进高频集成电路的极小芯片来制造这种收发器，而集成电路的绝大部分面积则使用VLSI CMOS。
无线通信载波频率的选择
随着5G系统的出现，配备28 GHz和39 GHz收发器的手机已向公众推出。然而，在2020-2022年期间，此类硬件在全球范围内的采用却十分缓慢。这可能仅仅反映了高容量无线市场发展缓慢，也可能反映出高频传播存在基础性困难，从而给移动性和网络运营带来更多挑战。路线图必须承认这种不确定性。
移动无线终端连接集线器和手机。随着用户的移动，这些链路的路径会发生很大变化，因此很可能会因阻塞而造成路径损失。在这种应用中，高频系统的高路径损耗和高阻塞概率会带来最大的困难。虽然28 GHz和39 GHz系统的商业部署正在进行中系统正在进行商业部署，但未来的移动无线终端链路可能会迁移到更低的频率，介于当前的6 GHz频段和28 GHz频段之间，以尽量减少路径损耗和波束阻塞概率。为了用较低的载波频率提供所需的容量，从而降低带宽，人们将需要大规模采用多输入多输出（MIMO）技术。因此，未来十年移动无线终端的发展方向之一就是微波大规模多输入多输出（MIMO）。但另一方面来说，28 GHz和39 GHz的缓慢采用可能仅仅是因为无线数据传输市场的缓慢增长。如果是这样，随着28 GHz和39 GHz的容量耗尽，未来十年移动无线终端可能会迁移到70-75 GHz，甚至可能迁移到135-145 GHz。
对于移动终端而言，载波频率的选择在很大程度上取决于市场的增长。如果信息密度（Gb/s/平方公里）较低，无线中枢的间距就应较大，以保持较低的基础设施成本。如果信息密度高，蜂窝区域就会缩小，因此集线器间距也会缩小，以降低每个集线器的总数据容量。这样，集线器和用户之间的传播距离就会变小，高频系统的高大气衰减和更大的波束阻塞概率也就不那么严重了。
无线回传和前传将集线器与互联网骨干网连接起来。低频系统可提供更远的距离，而高频系统则可提供更大的容量，这既得益于更多的可用频谱，也得益于能够在更小尺寸的阵列中支持MIMO。鉴于上文提到的雨水衰减的频率依赖性，在未来十年内，覆盖范围超过1千米的系统很可能使用小于35 GHz的载波频率，范围随着频率的降低而增加。届时，可行的数据传输速率约为 10Gb/s 或更低。75 GHz、140 GHz、210 GHz甚至280 GHz的系统可以支持100-1000 Gb/s的数据传输速率，但很难支持大于700米的传输距离。在这类系统中，波束阻塞问题较小，因为传播路径是已知的。固定无线终端将使用与前传类似的硬件和部署方式，但每个终端链路所需的容量将小于回传。28、39、75甚至140 GHz的载波频率都是可行的。即使是75 GHz频段也足以提供大于50 Gb/s/链路的容量，足以满足未来十年许多固定终端的需求。
集成电路技术：工艺和器件
如今，射频优化的大规模生产CMOS VLSI技术可提供300 GHz的功率增益截止频率。
CMOS晶体管的噪声系数和CMOS晶体管的射频输出功率足以支持低于100 GHz的高性能射频/无线移动收发器。对于工作频率低于100 GHz的集线器和回传收发器，CMOS 芯片组可辅以GaN HEMT或SiGe HBT功率放大器。在100-160 GHz之间，CMOS集成电路的性能足以满足短距离链路的需要。将CMOS与InP HBT、SiGe HBT或GaN HEMT 功率放大器或InP HEMT低噪声放大器相结合，可实现更大范围或更大容量的链路。
大规模生产的SiGe BiCMOS具有与CMOS相似的截止频率，但据报道，更高性能的SiGe HBT已作为实验室演示或试生产技术出现。随着这些技术过渡到大规模生产，更高频率的系统将在硅技术中变得可行。
InP HBT技术目前已实现小批量试生产，可随时提供功率和效率均创纪录的100-300GHz功率放大器。如果市场需求能够支持这样做的成本，InP HBT技术的量产版本就有可能出现。异质集成（如在硅上安装小型InP芯片）可实现低成本。
InP HEMT技术是迄今为止任何频率下噪声系数最低的晶体管技术，已在军事和科学应用领域进行了小批量试生产。与InP HBT一样，目前在成本与迫切需求之间存在差距，但异构集成或其他新技术可能有助于降低成本。
在100 GHz以下，GaN HEMT技术可提供创纪录的射频输出功率和效率。全世界都在进行研发工作，以扩展和提高 GaN HEMT 作为100 GHz以上高效功率技术的性能。
碳纳米管和其他新兴技术将继续得到探索。这些技术具有一些诱人的基本物理特性，但也带来了一些重大的制造挑战，成为商用的障碍。
封装技术
射频系统提供了特殊的封装挑战，包括需要连接或集成天线（越来越多地采用线性或二维阵列形式）、集成不同技术的芯片，以及处理与大功率发射设备相关的重大热挑战。封装连接必须提供与所处理频率一致的低阻抗/调谐阻抗。
目前已开发出使用带铜柱倒装芯片键的集成电路-插件接口，用于微处理器与存储器和其他数字集成电路的连接。高密度铜柱倒装芯片技术即使在DC-300 GHz的频率范围内也能充分发挥其性能（不过在此范围的高端应用还需要改进）。因此，这为无线系统提供了一种出色的基准封装技术。
为了支持高效天线和低损耗传输线，无线系统的封装（尤其是30-300 GHz）还需要至少一个平面的低介电损耗材料。封装的介电材料必须具有高导热性，以支持集成电路和功率放大器晶体管的散热，或者能提供密集的散热孔阵列。人们可能需要更先进的技术，如封装级相变热解决方案。一般来说，封装必须同时支持高密度、低介质损耗和高导热性。
未来十年，许多无线系统将集成CMOS发射器和接收器集成电路，并集成超小型非CMOS（SiGe HBT、InP HBT、InP HEMT、GaN HEMT）功率放大器和低噪声放大器集成电路。封装必须支持这些器件的密集集成、提供充分的热管理和适当的高频连接。在高频阵列中，射频通道和天线通常以半波长横向（水平）间距放置，因此封装设计变得更加困难。在固定的基础设施收发器中，所需的垂直波束转向范围远远小于180度，例如用于集线器、前传和回传的收发器。虽然阵列元件的横向间距可能被限制在半波长，但阵列元件的纵向间距可能有几个波长。由于每个射频通道的可用面积更大，因此对封装集成密度和热密度的要求也有所放宽。
电路技术
虽然在向更高频段和带宽发展的过程中，利用新的/增强型器件技术是一个重要的方向，但电路技术的创新仍然是先进射频系统的关键。传统的射频电路通过窄带/外差技术达到性能要求，这些技术提供了良好的信号选择性，但会将系统固定在特定的频率或频带上（或需要繁琐的调谐技术）。电路的进步，包括线性化技术的进步，带来了更宽带的多载波甚至多频段方法，这提供了更大的系统灵活性。
放大器和频率合成器拓扑结构。许多射频系统的性能瓶颈包括发射功率放大器、接收天线放大器（LNA，低噪声放大器）和频率合成器（LO，本地振荡器）。系统将继续寻求最佳器件（见上一节），但也将继续利用电路创新来提高系统性能。Doherty技术已用于提高发射放大器在更高功率下的线性度，数字增强技术也越来越普遍（如下所述）。
直接射频采样/合成电路和架构。正如本节开篇评论所述，应用需求需要更高的带宽和更大的系统灵活性，并推动无线电架构从传统的窄带/超外差方法转向宽带/多通道/多载波/多频带方法。这一趋势在过去40年中不断发展，并将随着最大限度利用/再利用稀缺无线频谱的需求不断加强而继续发展。从低噪声放大器到功率放大器，再到数据转换器和数字处理器，这些宽带技术对系统的各个方面，都提出了巨大的挑战。
数字辅助射频（DARF）。虽然这种技术已经发展了30年，而且随着处理器的日益成熟，这种技术也在不断进步，但最近和未来的进步将体现在对非线性的更复杂补偿和对ML技术的更多利用。还有DARF/DAA技术也正在出现，如利用数字Doherty技术提高放大器效率。实施此类技术所需的正交信道可能会受益于模拟辅助Doherty方法，从而将部分处理工作从数字领域转移出来。
系统/架构技术
系统和架构的发展与电路的进步相辅相成。新的波形、编码、多路复用技术等不断涌现，以支持更高的数据传输速率、更低的延迟、更好的频谱效率和更大的灵活性。例如，多输入多输出（MIMO）和波束成形（beamforming）系统利用多个收发器元件来克服更高频率信号带来的许多传播挑战。正如开篇讨论所指出的，这为成像系统提供了更多的频谱重用和更高的带宽，从而提高了通信能力和空间分辨率，但也带来了多重挑战（包括需要成倍缩小每个收发器元件的尺寸、功率和成本，以使系统保持可行）。此外，随着非地面网络（NTN）的积极部署，地面网络（TN）和非地面网络需要协调形成三维网络。这些技术需要新的发展，以实现频谱共享/协作和干扰规避。
架构权衡涉及到多个维度。
波束成形：模拟、数字、混合、低分辨率数字
阵列：分布式、稀疏、超大和小型阵列
安全性：唤醒无线电的抗干扰能力、具有多种潜在技术的物理层安全性等
协议：整个3D网络的无缝切换
多频段和频谱共享/认知无线电架构将推动系统采用更宽的射频带宽，将大量无线电功能推向数字领域。
特殊技术：天线、元表面等
如前所述，更高的射频频率信号可能会在大气衰减和信号阻挡/散射方面带来重大挑战。一种可能的解决方案是利用射频特性（包括传输和反射）可控和动态调整的材料，提供可调节的天线或反射表面。这种技术的前身已经存在了一段时间——一般被称为'反射阵列'，并作为无源和有源（带增益）实施方案进行了探索。然而，随着新出现的使用案例在NLOS（非视距成像）条件下的密集部署，来自相邻用户的干扰、多路径接收等问题为该技术进入商业主流带来了许多新的技术挑战。元表面同样可用于更好地管理射频波束或降低功耗。利用元表面的嵌入式智能和能力，可以实现数据调制和简化收发器，从而提高波束成形性能和射频链能效。
具有GHz带宽和低延迟要求的大型阵列系统的信号处理出现了一些独特且极端的处理要求。在许多情况下，处理器可能需要针对这些要求进行优化，并且可能有别于传统高性能计算甚至GPU/AI工作负载所需的处理器。除了第4章中提到的工作外，跟踪高性能GHz带宽系统的发展也至关重要。
多通道（MIMO）无线集线器和回传链路需要信号处理来分离许多高速信号流。最近的趋势表明，这种MIMO解码通常在低分辨率情况下，可以采用快速数字处理。对于这种数字MIMO处理器，必须扩大每个信道的数据传输率和信道数量。VLSI CMOS工艺技术的不断进步缓解了这一难题。
包括自适应网络和频谱共享系统在内的极复杂的网络需要RIC（无线电智能控制器）的出现。
无线电处理已开始采用ML/AI技术，并有望继续扩大使用。
极低功耗无线系统
许多应用（如可穿戴/植入式医疗保健设备）都在为峰值功率超出预期而苦苦挣扎，即使是短距离应用的蓝牙低功耗也是如此。另一方面，人们意识到窄带物联网（NB-IoT）等某些标准并不能真正提供低功耗解决方案。例如，智能城市的部署往往需要大得多的电池（或电网电源）。对医疗保健、安全和消费应用至关重要的可穿戴和植入式设备的工作寿命通常由电池容量和功能功耗共同决定。在许多应用中，无线通信功能可能占电源预算的很大一部分。因此，超低功耗无线通信机制有望继续得到推动。
本路线图对功耗优化技术进行了讨论——无线系统将充分利用这些技术。特别是，它们可能会利用分级操作和'自适应性能'方法，包括抗干扰唤醒无线电，并具有足够的智能来应对安全挑战。此外，它还将包含一个可扩展的系统，在任何特定情况下都能自适应地优化其性能和功耗。与按'最坏情况'运行点设计和运行的系统相比，这可以节省数个数量级的功耗。
最后鸣谢：本文由电子科技大学“强芯铸魂”计划成员李泽宇、冯梦奇两位同学协助翻译。“强芯铸魂”计划是电子科技大学依托学校在集成电路领域的优势学科资源和产教融合资源，充分发挥电子薄膜与集成器件全国重点实验室、国家集成电路产教融合创新平台的能量，聚焦集成电路设计、制造工艺、先进封装以及EDA等核心关键技术，实施的本研贯通培养特别行动计划。期望为我国探索出一条“快出人才，出高质量人才”的人才培养新路。