开通VIP，畅享免费电子书等14项超值服
首页
好书
留言交流
下载APP
联系客服
EMI又包括传导干扰CE（conduction emission）和辐射干扰RE(radiation emission)以及谐波harmonic。
7、方波脉冲驱动电感传感器的问题 答：1、信号测试过程中，尽量在屏蔽环境下进行，如果不便的话，至少要屏蔽传感器和前级。 2、测试过程中尽量使用差分探头，或至少要尽可能减短探头的接地线长度。这样能减少测试误差。 3、你的电路实际工作频率并不太高，可以通过布线减少振铃。为了噪声特性更好，应当考虑共模信号的抑制问题，必要时插入共扼电抗器，同时注意整个工作环境中的开关电源噪声，以及避免电源耦合。 4、如果传感器允许，可以使用电流放大模式，这有利于提高速度，降低噪声。模拟开关尽量放到前置放大器之后，尽管多了一路前放，但性能提高不少，而且降低调试难度。 5、如果十分介意波形，考虑额外的频率补偿。如果仅仅是数字检测，则应当降低工作频率。总而言之，能低频则低频，能隔直则隔直。 6、注意AD转换前的抗混叠滤波，以及软件滤波，提高数据稳定性。 8、GPS电磁干扰现象表现：尤其是GPS应用在PMP这种产品，功能是MP4、MP3、FM调频+GPS导航功能的手持车载两用的GPS终端产品， 一定得有一个内置GPS Antenna， 这样GPS Antenna与GPS终端产品上的MCU、 SDROM、晶振等元器件很容易产生EMI/EMC电磁干扰，致使GPS Antenna的收星能力下降很多，几乎没办法正常定位。采取什么样的办法可以解决这样的EMI/EMC电磁干扰？ 答：可以在上面加上ESD Filter，既有防静电又能抗电磁干扰。我们的手机客户带GPS功能的就用的这个方法。做这些的厂家有泰克（瑞侃） ，佳邦，韩国ICT等等很多。 9、板子上几乎所有的重要信号线都设计成差分线对，目的在增强信号抗干扰能力.那俺一直有很多困惑的地方: 1.是否差分信号只定义在仿真信号或数字信号或都有定义? 2.在实际的线路图中差分线对上的网罗如滤波器，应如何分析其频率响应，是否还是与分析一般的二端口网罗的方法一样? 3.差分线对上承载的差分信号如何转换成一般的信号? 差分线对上的信号波形是怎样的，相互之间的关系如何? 答：1，差分信号只是使用两根信号线传输一路信号，依靠信号间电压差进行判决的电路，既可以是模拟信号，也可以是数字信号。实际的信号都是模拟信号，数字信号只是模拟信号用门限电平量化后的取样结果。因此差分信号对于数字和模拟信号都可以定义。 2，差分信号的频率响应，这个问题好。实际差分端口是一个四端口网络，它存在差模和共模两种分析方式。如下图所示。在分析频率相应的时候，要分别添加同极性的共模扫频源和互为反极性的差模扫频源。而相应端需要相应设置共模电压测试点Vcm＝（V1＋V2）/2， 和差模电压测试点Vdm=V1-V2。网络上有很多关于差分信号阻抗计算和原理的文章，可以详细了解一下。 3，差分信号通常进入差分驱动电路，放大后得到差分信号。最简单的就是差分共射镜像放大器电路了，这个在一般的模拟电路教材都有介绍。下图是某差分放大器件的spice电路图和输出信号波形，一般需要他们完全反相，有足够的电压差大于差模电压门限。当然信号不可避免有共模成分，所以差分放大器一个很重要的指标就是共模抑制比Kcmr=Adm/Acm。
25、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高密度PCB设计中的技巧？ 答：在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。 5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。 除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。 26、PCB设计中模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？ 答： LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。 27、PCB设计中滤波时选用电感，电容值的方法是什么？ 答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。 另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。 28、EMI的问题和信号完整性的问题，是相互关联的，如何在定义标准的过程中，平衡两者? 答：信号完整性和EMC还处于草案中不便于公开，至信号完整性和EMI两者如何平衡，这不是测试规范的事，如果要达到二者平衡，最好是降低通信速度，但大家都不认可。 29、PCB设计中如何尽可能的达到EMC要求，又不致造成太大的成本压力？ 答： PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。 1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。 2、注意高频器件摆放的位置，不要太靠近对外的连接器。 3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。 4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。 5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。 6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。 7、电源层比地层内缩20H，H为电源层与地层之间的距离。 30、PCB设计中当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？ 答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉， 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。 31、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？ 答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置， PCB迭层的安排， 重要联机的走法， 器件的选择等， 如果这些没有事前有较佳的安排， 事后解决则会事倍功半， 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器， 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射， 器件所推的信号之斜率(slew rate)尽量小以减低高频成分， 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外， 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后，适当的选择PCB与外壳的接地点(chassis ground)。 32、PCB设计时，怎样通过安排迭层来减少EMI问题？ 答：首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。 33、PCB设计时，为何要铺铜？ 答：一般铺铜有几个方面原因： １，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。
答：我们一般使用102高压瓷介电容。 65、“机构的防护”是指什么？是不是机壳的防护？ 答：是的，机壳要尽量严密，少用或不用导电材料，尽可能接地。 66、请问产品全部采用金属做为外壳(如铝，不锈钢等材质)对产品的ESD防护有何大的影响?应怎样处理较好? 答：产品全部用金属外壳，如果接地不良当然不利于ESD的防护，但只要做好接地就不会有什么问题。至于如何接地就要看设备的具体情况了，如果是大型设备，可以通过设备直接接大地，效果当然会很理想的。 67、为什么频谱分析仪不能观测静电放电等瞬态干扰？ 答：因为频谱分析仪是一种窄带扫频接收机，它在某一时刻仅接收某个频率范围内的能量。而静电 放电等瞬态干扰是一种脉冲干扰，其频谱范围很宽，但时间很短，这样频谱分析仪在瞬态干扰发生 时观察到的仅是其总能量的一小部分，不能反映实际的干扰情况。 68、在现场进行电磁干扰问题诊断时，往往需要使用近场探头和频谱分析仪，怎样用同轴电缆制作一 个简易的近场探头？ 答：将同轴电缆的外层（屏蔽层）剥开，使芯线暴露出来，将芯线绕成一个直径1~2 厘米小环（1~3 匝），焊接在外层上。 69、测量人体的生物磁信息是一种新的医疗诊断方法，这种生物磁的测量必须在磁场屏蔽室中进行，这个屏蔽室必须能屏蔽从静磁场到1GHz 的交变电磁场，请提出这个屏蔽室的设计方案。 答：首先考虑屏蔽材料的选择问题，由于要屏蔽频率很低的磁场，因此要使用高导磁率的材料，比 如坡莫合金。由于坡莫合金经过加工后，导磁率会降低，必须进行热处理。因此，屏蔽室要作成拼 装式的，由板材拼装而成。事先将各块板材按照设计加工好，然后进行热处理，运输到现场，十分 小心的进行安装。每块板材的结合处要重叠起来，以便形成连续的磁通路。这样构成的屏蔽室能够 对低频磁场有较好的屏蔽效能，但缝隙会产生高频泄漏。为了弥补这个不足，在坡莫合金屏蔽室的 外层用铝板焊接成第二层屏蔽，对高频电磁场起到屏蔽作用。 70、 设计屏蔽机箱时，根据哪些因素选择屏蔽材料？ 答：从电磁屏蔽的角度考虑，主要要考虑所屏蔽的电场波的种类。对于电场波、平面波或频率较高 的磁场波，一般金属都可以满足要求，对于低频磁场波，要使用导磁率较高的材料。
解决办法，提供吸收放电的电路。最的办法就是对地加电容。但这也会影响音质。在电容选择上要注意，应该是两个电容反向对接。 85、《DL/T645-1997多功能电能表通信规约》对RS-485标准电气接口性能规范，要求驱动与接受端静电放电（ESD）±15KV（人体模式） 。谁能告诉我(人体模式)的实验方法是怎么做的，人体模式与空气放电有哪些区别呢？ 答1：机器放在一个绝缘的木板上，木板有近10cm厚，对方用了一个静电枪，对着一块金属板打6KV，而金属板平面是平行被测机器的显示控制部分，打6KV，还要拿静电枪对着机器外壳的金属部分打8KV，每隔一秒打一次。静电枪分尖头和模拟手指状的圆头。 答2：空气放电：使用钝头放电头，8KV，距离备测物约1cm远寻找放电点（金属/塑料混合外壳，如果塑料外壳则贴近寻找），如果有放电点，这进行每秒一次，每极性20次放电，每测试点一共40次放电。 接触放电：使用尖头放电头，在被测物表面寻找金属体进行接触放电，如果金属外壳面积比较大，则选定均匀的多点进行分别测试，同样是每秒一次，每极性20次放电，每测试点一共40次放电。在2种测试中，要求机器运处于正常运作状态，如果放电过程中发生故障，故障分为3级：
1，停止放电，可以自动恢复正常 2，停止放电，人工干扰操作情况下能够恢复正常 3，永久损坏 应该说，一般商用标准，1是可以接受的。
脉冲瞬时值首次从给定下限值匕升到给定上限值所经历的时间。 注：除特别指明外，下限值及上限值分别定为脉冲幅值的10％和90％。 2．6上升率 rate of rise 一个量在规定数值范围内，即从峰值的10％到90％，随时间变化的平均速率。 2．7 猝发（脉冲或振荡） burst （of pluses or oscillations） 一串数量有限的清晰脉冲或一个持续时间有限的振荡。 2. 8脉冲噪声 impulsive noise 在特定设备上出现的、表现为一连串清晰脉冲或瞬态的噪声 2. 9脉冲骚扰 impulsive disturbance 在某一特定装置或设备上出现的、表现为一连串清晰脉冲或瞬态的电磁骚扰。 2. 10连续噪声 continuous noise 对一个特定设备的效应不能分解为一串能清晰可辨的效应的噪声。 2. 11连续骚扰 continuous disturbance 对一个特定设备的效应不能分解为一串能清晰可辨的效应的电磁骚扰。 2. 12准脉冲噪声 quasi－impulsive noise 等效于脉冲噪声与连续噪声的叠加的噪声。 2. 13非连续干扰discontinuous Interference 出现于被无干扰间歇隔开的一定时间间隔内的电磁干扰。 2. 14随机噪声 radom noise 给定瞬间值不可预测的噪声。 2. 15喀呖声 Click 用规定方法测量时，其持续时间不超过某一规定值的电磁骚扰。 2. 16喀呖声率 click rate 单位时间（通常为每分钟）超过某一规定电平的喀呖声数。 2. 17基波（分量） fundamental （component） 一个周期量的博里叶级数的一次分量。 2. 18谐波（分量） harmonic （component） 一个周期量的傅里叶级数中次数高于1的分量。 2. 19谐波次数 harmonic number 谐波频率与基波频率的整数比。 注：谐波次数又称谐波阶数（harmonic order）。 2. 20第n次谐波比 nth harmonic ratio 第n次谐波均方根值与基波均方根值之比。 2. 21谐波含量 harmonic content 从一交变量中减去其基波分量后所得到的量。 2. 22基波系数 fundamental factor 基波分量与其所属交变量之间的均方很值之比。 2. 23（总）谐波系数（total） harmonic factor 谐波含量与其所属交变量之间的均方根值之比。
注：对于一个调谐到频率f0的接收机来说，由下列公式可知有许多杂散响应频率 或 式中：fs——杂散响应频率； fl——本振频率； fi——中频； m、n、h为整数。 6.7杂散响应抑制比 spurious response rejection ratio 在某一设备上产生规定输出功率的某一具有杂散响应频率的信号电平与产生同样输出的有用信号电平之比。 6.8寄生振荡 parasitic oscillation 设备产生的无用振荡。其频率与工作频率无关，与那些跟产生所需振荡相关的频率也无关。 6.9（设备的）带宽 band width （of a device） 设备或传输通道的给定特性偏离其参考值不超过某一规定值或比率时的频带宽度。 注：这个给定的特性可以是幅／频特性、相／频特性或时延／频率特性。 6.10（发射或信号的）带宽 band width （of an emission or signal） 任一带外频谱分量的电平都不超过参考电平的某一规定百分比的频带宽度。 6.11宽带发射 broadband emission 带宽大于某一特定测量设备或接收机带宽的发射。 6.12宽带设备 broadband device 带宽足以接受和处理特定发射的所有频谱分量的设备。 6.13窄带发射 narrowband emission 带宽小于特定测量设备或接收机带宽的发射。 6.14窄带设备 narrowband device 带宽只能满足接受和处理某一特定发射的部分频谱分量的设备。 6·15选择性selectivity 接收机分辨给定的有用信号与无用信号的能力或这一能力的度量。 6·16有效选择性effective selectivity 在规定的特殊条件下，例如接收机输入电路过载时的选择性。 6.17邻频道选择性 adjacent channel selectivity 用与频道间隔相等的信号间隔所测得的选择性。 6.18灵敏度降低 desensitization 由于无用信号引起的接收机有用输出的减小。 6.19交调 crossmodulation 非线性设备、电网络或传播媒介中信号的相互作用所产生的无用信号对有用信号的调制。 6.20互调 intermodulation 发生在非线性的器件或传播媒介中的过程。由此一个或多个输入信号的频谱分量相互作用，产生出新的分量，它们的频率等于各输入信号分量频率的整倍数的线性组合。 注：互调可以是由单个非正弦输入信号或多个正弦或非正弦信号作用于同一或不同输入端引起的。 6.21 21.中频抑制比 intermediate frequency rejection ratio
如果正负半周的电流波形相同，广义相位控制即为对称控制。如果在每个导运周期内正负半局数相等，多局控制即为对称控制。 7·12（单相）不对称控制 asymmetrical control （single phase） 由设计成在交流电压或电流的正负半周按不同方式工作的装置所进行的控制。 注：①如果电流的正负半周波形不同，广义相位控制即为不对称控制。 ②如果每个导通周期内正负半周数不相等，多周控制即为不对称控制。 7.13周期 cycle 以给定的顺序重复出现的一个现象或一组（物理）量所通过的全部状态或量值范围。 7.14工作周期 cycle of operation 可人为或自动重复的一系列运行。 7.15公共耦合点Point of common coupling （PCC） 公共供电网络中电气上与特定用户装置距离最近的点，在这一点上可以接上或者已经接上了其它用户装置。 7.16供电系统阻抗 supply system impedance 从公共耦合点看进去的供电系统的阻抗。 7.17供电连接阻抗 service connection impedance 从公共耦合点到计量点用户侧之间的连接阻抗。 7.18设备接线阻抗 installation wiring impedance 计量点用户侧与一特定接线端之间的接线阻抗。 7.19设备阻抗 appliance impedance 从设备电源线远端看进去的设备输出阻抗。 8电压变化与闪烁 8.1电压变化 voltage change 在一定但非规定的时间间隔内电压均方很值或峰值在两个相邻电平问的持续变动。 8.2相对电压变化 relative voltage change 电压变化的幅值与额定电压值之比。 8.3电压变化持续时间 duration of a voltage change 电压由初值增大或减小至终值所经历的时间间隔。 8.4电压变化时间间隔 voltage change interval 从一个电压变化的起始点到另一个电压变化的起始点所经历的时间间隔。 8.5电压波动 voltage fluctuation 一连串的电压变化或电压包络的周期性变化。 8.6电压波动波形 voltage fluctuation waveform 作为时间函数的峰值电压包络。 8.7电压波动幅度 magnitude of a voltage fluctation 电压波动期间，均方很值或峰值电压的最大值与最小值之差。 8.8电压变化发生率 rate of occurence of voltage changes
单位时间内电压变化出现的次数。 8.9电压不平衡 voltage unbalance， voltage imbalance 多相系统中的一种状态，在这种状态下，相电压均方很值或邻相之间的相角不相等。 8.10电压瞬时跌落 voltage dip 电气系统某一点的电压突然下降，经历几周到数秒的短暂持续期后又恢复正常。 8.11电压浪涌 voltage surge． 沿线路或电路传播的瞬态电压波。其特征是电压快速上升后缓慢下降。 8.12转换缺口 commutation notch 由于变换器的换向动作而出现在交流电压上的持续时间远小于交流电周期的电压变化。 8.13闪烁 flicker 亮度或频谱分布随时间变化的光刺激所引起的不稳定的视觉效果。 8.14 闪烁计 flickermeter 用来测量闪烁量值的仪表。 8.15 闪烁感觉阈值 threshold of flicker Perceptibility 引起确定的抽样人群闪烁感觉的亮度或频谱分布的最小波动值。 8.16闪烁应激性阈值 threshold of flicker irritability 对确定的抽样人群不会引起不适感觉的亮度或频谱分布的最大波动值。 8.17视觉停闪频率 fusion frequency 刺激视觉的交变频率，在一组给定条件下，高于这一频率的闪烁是感觉不到的。 注：视觉停间频率亦称临界闪烁频率（critical flicker frequency）。
如果屏蔽罩或垫片结构是金属的，那么在喷涂抛光材料之前可加一个衬垫把垫片表面包住，只需用导电膜和卷带即可。若在接合垫片的两边都使用卷带，则可用机械固件对EMI衬垫进行紧固，例如带有塑料铆钉或压敏粘结剂(PSA)的“C型”衬垫。衬垫安装在垫片的一边，以完成对EMI的屏蔽。 5、衬垫及附件 目前可用的屏蔽和衬垫产品非常多，包括铍-铜接头、金属网线(带弹性内芯或不带)、嵌入橡胶中的金属网和定向线、导电橡胶以及具有金属镀层的聚氨酯泡沫衬垫等。大多数屏蔽材料制造商都可提供各种衬垫能达到的SE估计值，但要记住SE是个相对数值，还取决于孔隙、衬垫尺寸、衬垫压缩比以及材料成分等。衬垫有多种形状，可用于各种特定应用，包括有磨损、滑动以及带铰链的场合。目前许多衬垫带有粘胶或在衬垫上面就有固定装置，如挤压插入、管脚插入或倒钩装置等。 各类衬垫中，涂层泡沫衬垫是最新也是市面上用途最广的产品之一。这类衬垫可做成多种形状，厚度大于0.5mm，也可减少厚度以满足UL燃烧及环境密封标准。还有另一种新型衬垫即环境/EMI混合衬垫，有了它就可以无需再使用单独的密封材料，从而降低屏蔽罩成本和复杂程度。这些衬垫的外部覆层对紫外线稳定，可防潮、防风、防清洗溶剂，内部涂层则进行金属化处理并具有较高导电性。最近的另外一项革新是在EMI衬垫上装了一个塑料夹，同传统压制型金属衬垫相比，它的重量较轻，装配时间短，而且成本更低，因此更具市场吸引力。 6、结论 设备一般都需要进行屏蔽，这是因为结构本身存在一些槽和缝隙。所需屏蔽可通过一些基本原则确定，但是理论与现实之间还是有差别。例如在计算某个频率下衬垫的大小和间距时还必须考虑信号的强度，如同在一个设备中使用了多个处理器时的情形。表面处理及垫片设计是保持长期屏蔽以实现EMC性能的关键因素。
在产品初样试装阶段，主要是对产品设计前期总体设计方案，详细设计方案，PCB布局设计以及结构模型等各个环节的EMC设计控制措施的检验，看看前期提出设计方案的执行程度；另外主要检查检查电路单板与结构之间的配合，是否还存在EMC隐患，提前发现问题，便于后续做产品正样的时候一起完善。 通常我们会在这个阶段发现一些结构加工工艺问题以及设备内部电缆走线错误，需要更正。 这个阶段主要是产品整机相关设计人员共同对产品样品进行检视评估，检查出加工问题以及产品的EMC隐患，以便后续摸底测试与改进版本时完善。 产品EMC摸底验证 在产品试装完成后，如果没有什么特别配合上面的问题，就可以对样机按照总体设计方案预设的目标市场的法规标准进行EMC摸底测试，看看产品是否能够满足预设标准要求.前期设计方案能否满足标准要求都需要在这个阶段验证出来，如果还存在什么问题就需要把存在的问题定位出来，便于产品在下次PCB改板和结构正样的时候一起优化更改。 这个阶段主要是EMC工程师共同按照产品销售市场进行相应的EMC摸底测试，如果有小问题就进行修改，没有问题就可以根据市场开拓情况决定是否启动认证。 产品认证 如果在产品按照预先设计的方案和方法EMC测试能够通过，那么我们可以进行产品的认证，如CE、FCC、VCCI等认证。 5、系统流程法实施效果 系统流程法确实能够真正帮助企业从产品设计源头把EMC问题解决，为企业节省大量的人力物力！目前国内外大公司的EMC设计都采取系统流程法，都取得很好的实施效果，通过流程建设都基本可以达到这样一个宗旨：EMC设计同步产品设计，一次性把事情做好！